Công ty sản xuất chip hàng đầu thế giới TSMC hôm 24/4 đã cho biết, họ có kế hoạch ứng dụng tiến trình gia công bán dẫn 1.4 nm vào sản xuất thương mại kể từ ăm 2028, trong bối cảnh cạnh tranh với Samsung và Intel ngày càng gay gắt.

Tiến trình gia công chip bán dẫn 1.4 nm, còn được gọi là A14 hoặc 14A như cách Intel gọi, là thế hệ tiến trình gia công chip tiếp theo, sau tiến trình 2nm, dự kiến sẽ bắt đầu sản xuất vào cuối năm nay. Theo TSMC, so sánh với tiến trình 2nm, chip sản xuất bằng tiến trình A14 có thể đem lại cải thiện hiệu năng xử lý lên 15% và giảm tiêu thụ điện năng tới 30%, hướng đến việc hỗ trợ nhiều thuật toán ứng dụng trí tuệ nhân tạo, hoặc xử lý AI với tham số cao hơn hơn trên điện thoại thông minh và các thiết bị khác.

TSMC đã công bố roadmap phát triển tiến trình bán dẫn mới này tại Hội nghị Công nghệ Bắc Mỹ của công ty, tổ chức ở Santa Clara, California. Chủ tịch kiêm CEO của TSMC, tiến sĩ C.C. Wei phát biểu: "Khách hàng của chúng tôi luôn hướng tới tương lai, và năng lực công nghệ dẫn đầu cùng sự xuất sắc trong sản xuất của TSMC cung cấp cho họ một lộ trình đáng tin cậy cho những đổi mới của họ."

Hiện tại, chỉ có TSMC, Intel và Samsung mới đủ khả năng tài chính để thực hiện các khoản đầu tư khổng lồ cần thiết để duy trì vị trí trong cuộc đua về công nghệ chip kích thước 1 con số nanomet. Intel và Samsung cũng đã thông báo kế hoạch phát triển công nghệ 1.4 nm, và hướng tới việc đưa nó vào sản xuất thương mại trong những năm tới.

Về cơ bản thì kích thước nanomet trên cái tên tiến trình càng nhỏ thì chip càng tiên tiến và mạnh mẽ hơn. Nhưng dĩ nhiên điều đó cũng không đồng nghĩa với việc những con chip bán dẫn ấy có kích thước chính xác của chiều dài cổng logic, kích thước metal pitch hay gate pitch. 2 hay 1.4nm giờ chỉ thuần túy mang giá trị marketing để mô tả tiến trình công nghệ mới nhất hiện tại.

Đối với những tiến trình được xếp vào dạng 1nm về tên thương mại, kích thước cổng logic của transistor sẽ khoảng 42nm, và khoảng cách giữa hai lớp kết nối kim loại để cấp điện và dữ liệu cho nhân silicon sẽ rơi vào khoảng 16nm.

AMD cho biết họ sẽ là công ty đầu tiên làm việc để gia công các chip data center hiệu suất cao, ứng dụng tiến trình 2nm của TSMC.

TSMC cũng thông báo rằng công ty đang phát triển công nghệ đóng gói chip thế hệ tiếp theo, kết hợp nhiều chip với nhiều chức năng vào một gói duy nhất, dự kiến sẽ bắt đầu sản xuất vào năm 2027. Nikkei Asia trước đó đưa tin rằng tập đoàn gia công bán dẫn lớn nhất hành tinh cũng đang nghiên cứu để tạo ra đột phá cho công nghệ tấm nền chip, gọi là substrate, để hỗ trợ các kỹ thuật đóng gói tiên tiến, giúp tạo ra những package bán dẫn kích thước lớn hơn.

Đóng gói die bán dẫn và xếp chồng chip bán dẫn ngày càng trở nên quan trọng trong quy trình sản xuất để làm cho chip mạnh mẽ và hiệu quả hơn trong kỷ nguyên AI.

TSMC dự kiến sẽ khởi công xây dựng nhà máy thứ ba ở Arizona vào năm nay, nơi sẽ sản xuất các chip 2nm và tiên tiến hơn, đồng thời đang lên kế hoạch xây dựng thêm ba nhà máy hiện đại khác và hai cơ sở đóng gói nâng cao tại Mỹ. Tất cả đều là một phần của lộ trình đầu tư trị giá 165 tỷ USD của công ty để đưa sản xuất chip thế hệ tiếp theo đến bang Arizona. Hầu hết khách hàng của TSMC sử dụng các công nghệ tiên tiến này, bao gồm Apple, Nvidia, AMD và Broadcom, đều là các công ty Mỹ.

Giữa khoảng thời gian bắt đầu thương mại hóa các tiến trình gia công bán dẫn 2nm và 1.4nm, TSMC cho biết sẽ sản xuất chip sử dụng công nghệ 1.6nm, hay còn gọi là A16, bắt đầu từ khoảng cuối năm 2026. Tiến trình này lấy nền tảng từ công nghệ 2nm, nhưng kết hợp một phương pháp tiếp cận sáng tạo, chuyển hệ thống cấp điện xuống dưới die bán dẫn, để đơn giản hóa hệ thống dây điện bên trong và tăng cường hiệu quả năng lượng. Kỹ thuật này còn được gọi là backside power delivery.