Tuy nhiên, mỗi core rope module chứa 6K word như giải thích ở bài trước, không phải một lũy thừa của 2 như 4K, 8K, nên việc biến các bit địa chỉ thành “module select” và “strand select” không thể chỉ là cắt gọn đẹp theo biên giới nhị phân; thay vào đó, logic NOR phải được thiết kế để nhận diện từng dải địa chỉ cụ thể, ví dụ địa chỉ từ A đến B thì kích module 0, từ C đến D thì kích module 1, v.v., kết hợp với bit bank để biết đang ở khối 4K nào trong tổng 38K word. Sau khi biết module nào đang được chọn, các bit địa chỉ còn lại mới được dùng để sinh ra “strand select”, tức là chọn 1 trong 12 word trong mỗi lõi và các pattern inhibit tương ứng với từng lõi cụ thể trong module.

Một chi tiết thú vị là AGC chỉ dùng hai loại IC chính: IC sense amplifier cho mạch tương tự, và IC dual NOR cho toàn bộ logic số, bao gồm mạch giải mã địa chỉ lẫn CPU. Vào đầu thập niên 1960, việc xây nguyên cả CPU và subsystem bộ nhớ bằng IC là rất tiên phong; AGC trở thành một trong những khách hàng tiêu thụ IC lớn nhất thế giới giai đoạn 1962–1965, đủ sức tác động đến cả ngành công nghiệp bán dẫn.

Bảng mạch Strand select: bật đúng “kênh” word ra khỏi lõi

Ở bài trước, anh em đã thấy mỗi lõi trong core rope của AGC có 192 dây sense gắn logic với nó, chia thành 12 nhóm 16 dây, mỗi nhóm gọi là một strand và tương ứng với một word 16 bit (15 bit dữ liệu + 1 bit parity). Khi một lõi lật trạng thái, tất cả dây sense đi xuyên qua lõi đó đều nhận xung, nhưng AGC không muốn đọc cả 12 word cùng lúc; nó chỉ cần đúng một word theo địa chỉ. Phần việc “chọn bó dây nào được nói” được thực hiện bởi một module riêng: bảng mạch strand select.